188宝金博页面版

(2) JP 2021-157843 A 2021.10.71020304050【特許請求の範囲】【請求項１】　実行のために第１のメモリアクセス命令を取得するステップであって、前記第１のメモリアクセス命令は、アクセスされるメモリの第１のアドレス区間を含むステップと、　メモリ内のアクセスされるアドレス区間を監視するための所定の命令が検出されたことに応答して、前記所定の命令を実行して、前記第１のメモリアクセス命令によってアクセスされていない前記第１のアドレス区間内の残りのアドレス区間を取得するステップと、　前記残りのアドレス区間を、実行される第２のメモリアクセス命令に含まれる第２のアドレス区間と比較するステップと、　前記残りのアドレス区間と前記第２のアドレス区間とが少なくとも部分的なオーバーラップしていることに応答して、前記第２のメモリアクセス命令の実行を一時停止するステップとを含む、　ことを特徴とする命令を実行するための方法。【請求項２】　前記残りのアドレス区間と前記第２のアドレス区間とのオーバーラップ区間が前記第１のメモリアクセス命令によってアクセスされたことに応答して、一時停止された前記第２のメモリアクセス命令を実行し続けるステップをさらに含む、　ことを特徴とする請求項１に記載の方法。【請求項３】　前記残りのアドレス区間と前記第２のアドレス区間とがオーバーラップしないことに応答して、前記第２のメモリアクセス命令を実行するステップをさらに含む、　ことを特徴とする請求項１に記載の方法。【請求項４】　第１のメモリアクセス命令を取得するステップは、　前記第１のメモリアクセス命令を受信するステップと、　前記第１のメモリアクセス命令に含まれる前記第１のアドレス区間を決定するステップと、　前記第１のアドレス区間をレジスタ又はキャッシュメモリに記憶するステップとを含む、　ことを特徴とする請求項１に記載の方法。【請求項５】　前記残りのアドレス区間を取得するステップは、　前記所定の命令が検出されたことに応答して、前記第１のメモリアクセス命令によってアクセスされたアクセス済みアドレス区間を決定するステップと、　前記アクセス済みアドレス区間に基づいて前記残りのアドレス区間を決定するステップとを含む、　ことを特徴とする請求項１に記載の方法。【請求項６】　クロックサイクルごとに前記残りのアドレス区間を取得するステップをさらに含む、　ことを特徴とする請求項１に記載の方法。【請求項７】　メモリ内のアクセスされるアドレス区間を監視するための所定の命令が検出されていないことに応答して、取得された第３のプログラム命令を実行するステップをさらに含む、　ことを特徴とする請求項１に記載の方法。【請求項８】　実行のために第１のメモリアクセス命令を取得するように構成され、前記第１のメモリアクセス命令は、アクセスされるメモリの第１のアドレス区間を含む取得モジュールと、　メモリ内のアクセスされるアドレス区間を監視するための所定の命令が検出されたことに応答して、前記所定の命令を実行して、前記第１のメモリアクセス命令によってアクセスされていない前記第１のアドレス区間内の残りのアドレス区間を取得するように構成さ