188宝金博页面版

《 工业控制计算机} 2008 年 21 卷第 11 期 13 基于 DSP 运动控制器的 PC I总线设计 吴剑波 朱世强 罗利佳 刘华 山 (浙江大学机械电子工程研究所， 浙江 杭州 310027) 摘 要 运动控制器设计是基于计算机标准 PC l 总线的 ， 它是把具有开放 体 系结构 ， 独立于计算机的运动控制器与计算机相结 合构成。采用运算能力强的 DS P 芯片作为 C P U ，32 位的 P CI 总线为硬件接 口。设计 了以 PC I9052 为接 口芯片的 PCl 总 线接 口方案 ， 详细描述 了 PC l9052 的配置方法 ， 并为 PC I 总线开发 了驱动程序和上位机通讯应用程序 ， 实现 了从上位机到 DS P 运 动控 制 器 的 高速 数据 传输 。 关键 词 ： PC I 总线 ， 驱 动 ， PC I 9052 A b stra ct T he motio n co ntrolle r in this pa pe r is b ased o n sta nd ard com p ute r P C l b us； it co mb ined a n o pe n—system structure an d com p uter—ind ep end e nt mo tion co ntrolle r w ith com p ute r It used h ig h—p e do rm anc e DS P fo r C PU ， an d P C l b us for inted ac e． T his pa pe r m ad e a de sig n o f sta nda rd P C l inter f ac e fo r D S P ba sed mo tio n co ntroller， elab orate d o n co nfig ura tio n of P C l9 052 ， and d evelop ed the d river prog ram a nd ap p licatio n p ro g ra m fo r th e h ard w are ， rea lized the hig h sp eed d ata transfer b etw ee n D SP and ho st PC ． Keyw o rds ： PC I B u s ， d rive r， PC 1 90 52 1 系统概 述 运动控制器是 PC 机与 电机驱动器之 间的桥梁 ，工业 PC 机加上运动控制 器再 配以适 当的 I／ O 接 口卡与驱 动部分连接 起来 ， 在硬件上就构成了完整的控制 系统如图 1 所示。 当配以运 动控制器的驱动程序后 ， 该 系统就可以按照要求运 动了。 返动 制器 —— 一一一 伺 技 赫 赫 一 f． ； t J} 4 L k ~ l 图 1 PC 机+运动控制器构成的开放式控制系统 本 文 的 运 动 控 制 器 设 计 是 基 于计 算 机 标 准 PC l 总 线 的 ， 它 是把具有开放体系结构 ，独立于计算机的运动控制器与计 算机 相结合构成。采用 DS P 作为 CPU， 可完成运 动规 划、 高速实时 插补 、 伺服滤波控制和伺服驱动 、 外部 I ／ O 之间的标准化通用接 口功能， 它开放 的函数库可供用户根据不同的需求 ， 在多种平 台 下 自行开发应用软件 ， 组成各种控制 系统。 运动控制器硬件主要分 为两大部分 ，一部分是与上位 机的 接 口电路 ，上位机通过 PC l 接 口芯片把控制电机运动的指令和 参数等数据传输 到一块 RA M 芯片 ； 第二部 分是 DSP 控制单元 ， 图 2控制器总体硬件结构 浙江瘩科技厅面上项 目(2008C 21106) DS P 通过读取 RAM 芯片的指令和参数等数据 ，并通过相应的 算法处理来控制伺服电机 的运动。控制器总体硬件结构框图如 图 2 所 示 。 PC I 总线是一 种高性能与 C PU 无关的 32／ 64 位地址数据 复用 总线 ，其时 钟频率为 33MHz ，数据最 大传输率 可达 132 MB／ s 。使用 PC l 总线可 以实现从 PC 机 向 DS P 运动控制 器的 数据高速传输。 本文设计了 DSP 运动控 制器设计的 PC l 总线的 硬件方案 ， 并为 PC I总线接 口硬件开发了驱动程序 ， 实现了从上 位机到 DSP 控制器的高速数据传输 。 2 PC I 总线 接 口电路 在 与 上 位 机 的接 H 部 分 中 ，用 了 一 片 PC I 接 口芯 片 PC l9052 来实现 PC l 通信协议。 PC I 9052 需要以一 片 E EPROM 来完成系统上 电时 的一些初始化设 置。这里 比较特别 的是采用的双 口 RA M 芯 片 IDT7024 是 4K x t6 位 的 ， 所 以要把 PC l9052 的局部总线也配置 成 16 位 的 ，此 时 PC I9052 的使 能信号 引脚 LBE0# 作 为地址信号 LA 1 与 IDT 7024 的 A0 连 接 ， LBE0#、 LBE3# 分别 作 为低位 字节 LA】 ){ ]【 ^2～ 】 2 ， 二 == 、 > AI~ A11 LB EI# LRD #一L ? C S0# 一一I B EO # 脏3# 一——一 B # ～】 _ ／二 ： 二 j ，AD0～15 一 A O 一 0g# E# ? LB # 和高位字节 的使能信号 与 IDT7024 的 LB#、 UB# 连接。 PC I 9052 和双 口 图3 RAM 之 间 的信 号线 连接 如 图 3 所 PC]9052 1 D T7024 3 RAM PCI9052 与双1 ：之间的信号连接 示 。 由于这里采用的是非复用总线模式 ， 因此 PCl9052 芯片的 MODE 引脚要接地。 并且 PC I9052 的局部空间仅连接了一块双 口 RAM ， 因此 PC l9O52 芯片上的 LRDY # 脚可以直接接地。 3 P C l 总 线 的配 置 PCI9052 的配置寄存器包括 64B； yte 的 PC l 配置寄存器和 84Byte 的局部配置寄存器 。PC l 配置寄存器中包含 了厂 商 ID ，