188宝金博页面版

  • 图案背景
  • 纯色背景
视图
标记
批注
批注本地保存成功,开通会员云端永久保存 去开通
lbkzl

上传于:2017-03-18

粉丝量:23

该文档贡献者很忙,什么也没留下。


  • 相关
  • 目录
  • 笔记
  • 书签

188宝金博页面版:更多相关文档

  • 0_13_mIC产品MM模式ESD失效机理

    星级: 6 页

  • 0.13μm CMOS工艺中ESD防护结构设计

    星级: 51 页

  • 0.13μm CMOS工艺中ESD防护结构设计

    星级: 45 页

  • 0.13μm CMOS工艺中ESD防护结构设计

    星级: 51 页

  • 2012212上交化学论文

    星级: 4 页

  • 0.13μm GGNMOS管的ESD特性研究

    星级: 6 页

  • 打网球心得

    星级: 2 页

  • 0.13μm GGNMOS管的ESD特性研究

    星级: 6 页

  • 湘菜食材之聪厨湘菜食材鸡蛋干腊味锅仔

    星级: 2 页

  • 集成电路ESD失效机理和ESD防护电路研究

    星级: 82 页

  • 0.13μm DRAM产品中HSG电容工艺优化方案

    星级: 47 页

  • 0.13μm DRAM产品中HSG电容工艺优化方案

    星级: 49 页

  • 0.13μm DRAM产品中HSG电容工艺优化方案

    星级: 50 页

  • 第2讲 电子产品的失效模式与失效机理

    星级: 44 页

  • 0.13 μm CMOS电流模式高精度基准源设计

    星级: 4 页

暂无目录

点击鼠标右键菜单,创建目录

暂无笔记

选择文本,点击鼠标右键菜单,添加笔记

暂无书签

在左侧文档中,点击鼠标右键,添加书签

188宝金博页面版: 0.13μm IC产品MM模式ESD失效机理

下载积分: 2990

内容提示: 櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶DOI:10. 3969/j. issn. 1003 -353x. 2013. 10. 013786 半导体技术第 38 卷第 10 期 2013 年 10 月E-mail:wufengxia@ sgchip. com0. 13 μm IC 产品 MM 模式 ESD 失效机理吴峰霞,申俊亮,蔡斌(北京南瑞智芯微电子科技有限公司,北京 100192)摘要:对静电放电 (ESD)测试所得到的失效样品进行了物理失效分析,采用塑封体背面研磨、光发射显微镜(EMMI)从背面抓取热点的方法进行异常现象定位,通过剥层技术查找发生在金属化系统及器件层的各种缺陷,定位发生 ESD 失效的具体位置,进一步研究 ESD...

文档格式:PDF | 页数:6 | 浏览次数:42 | 上传日期:2017-03-18 00:05:11 | 文档星级:
櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶DOI:10. 3969/j. issn. 1003 -353x. 2013. 10. 013786 半导体技术第 38 卷第 10 期 2013 年 10 月E-mail:wufengxia@ sgchip. com0. 13 μm IC 产品 MM 模式 ESD 失效机理吴峰霞,申俊亮,蔡斌(北京南瑞智芯微电子科技有限公司,北京 100192)摘要:对静电放电 (ESD)测试所得到的失效样品进行了物理失效分析,采用塑封体背面研磨、光发射显微镜(EMMI)从背面抓取热点的方法进行异常现象定位,通过剥层技术查找发生在金属化系统及器件层的各种缺陷,定位发生 ESD 失效的具体位置,进一步研究 ESD 失效机理。结果表明:0. 13 μm 硅工艺 IC 产品芯片 ESD 失效可发生在任一输入/输出(I/O)管脚与地/电源之间;失效模式主要为金属熔融、介质击穿和 MOS 管过流烧毁;失效原因为静电压导致 I/O 与地(GND )之间的 ESD 保护电路 NMOS 管漏端击穿烧毁引起大电流,造成金属局部发热达到 Al 的熔点发生熔融而致短路,I/O 与电源之间的过电压造成 GND 的焊盘发生电压击穿现象。关键词:静电放电 (ESD);ESD 保护电路;ESD 损伤;失效模式;失效机理中图分类号:TN406 文献标识码:A文章编号:1003 -353X (2013)10 -0786 -06ESD Failure Mechanism of 0. 13 μm IC Product MM ModeWu Fengxia,Shen Junliang,Cai Bin(Beijing NARI Smartchip Microelectronics Co. ,Ltd. ,Beijing 100192,China)Abstract:The failure samples which obtained by the electrostatic discharge (ESD)test wereanalyzed using the physical failure analysis methods. During the process of analysis,the methods ofencapsulation body back grinding and the emission microscope (EMMI)capturing the hot spot frombackside were used to locate the abnormal points. Then,the delayer technology was used to search forvarious defects occurred in metallization system and device layer. Therefore,the specific locationdamaged by the ESD failure was located and the ESD failure mechanism was further studied. Theresearch results show that ESD failure of the 0. 13 μm Si process IC product chip can occur between anytwo pins like input/output (I/O)and ground/power. The failure mode mainly concludes metal melting,dielectric breakdown and MOS tube burned out caused by over-current. The failure cause is that the staticvoltage leads to the NMOS tube drain terminal breakdown in ESD protection circuit between I/O andground (GND),and then large current passes through,creates partial heat until reaching the meltingpoint of aluminum and occurs the metal melting phenomenon which could cause short-circuit,theovervoltage between I/O and the power breakdown around the pad of GND.Key words:electrostatic discharge (ESD);ESD protective circuit;ESD damage;failure mode;failure mechanismEEACC:0170N0 引言据统 计,由 过 度 电 性 应 力 (electrical overstress,EOS)造成的 IC 失效约占现场失效器件总数的 50% [1] ,静电放电 (electrostatic discharge,ESD)被认为是 EOS 的一个分支,ESD 现象存在于生产、组装、测试、运输和使用过程,是造成大多数 IC 产品受到 EOS 破坏的主要因素。

188宝金博页面版:关注我们

  • 新浪微博

关注188宝金博页面版公众号

188宝金博页面版
阅读
APP
阅读
返回
顶部
188宝金博页面版官网登录在线平台入口(2026已更新)—江苏协昌电子科技股份有限公司