188宝金博页面版

片上 系统 S OC 基才 S O C 测试的 I E E E P 1 500 IE E E P 150 0 B as e d on th e te s t fo 厂S ys te m — on — chip 摘要： 随 着集成 电路技 术的 飞速 发展 以及 SOC 系统 的 出现 ， 电路 的测试难 度在不 断增大 ， 严重制 约 了 SOC 技 术 的发展 ， 文 中从 S0C 可 测 性 设 计 出 发 全 面介 绍 IEE E P 1500 ． 通 过 研 究对 比当前 适用 于 SOC 领 域的测试 方法 ，着重讨论 了其在 SOC 测 试 方 面 应 用 的 优 点 和 不 足 关键 词 ： SOC ： 可 测性 设计 ： m E E P 15O O 中图 分类 号： T N406 文献标 识 码： A 文章 编号 ： 1008— 0570(2005)07一 OO 53— 03 A bstra ct ：A long with the rapid developme nt of IC s technique and tIle emergenc e of SO C system ． the test of IC sy stem be— c omes more dim cult a n d restricts ser i ously the development of SOC ，In t h is paper，from the design for test of SO C ，we fully introduce IE EE P 1500 and discuss its mer i t a n d disadvantage when it is used in testing S OC system by re searc hing a n d com— paring some test methods ， K ey w or ds ：So C ．design for test, 玎 E E P 1500 1 引言 随着设计与制造技术 的发展 ． 集成电路设计从 晶 体管的集成发展到逻辑 门的集成 ．现在又发展到 IP (Intellectual Property) 的集成 ， 芯 片系统 SOC(System— on— Chip)设 计技术 。 SOC 的钡 试 同 ASIC(application specific integrated circuit) 的测 试相 比呈现 出更 为复 杂 的情 况 ． 需 要 新 的 测试结构和测试策略。首先 ， SOC 中的 IP 内核都有各 自不同的模型及测试要求 。由 IP 提供者向 SOC 集成 者提供的测试信息(包括 IP 核的测试产生的方法和策 略及 测试 向量 ) 能 否在 SOC 上得 到复用 ( reuse) 是一 个 关键 的问题 。其次 ， 当各 IP模块集成到 SOC 上时 ． 原 本 IP 边界上的输入输出(I／ O)端 口会嵌入 SOC 芯片当 中 ，将不 能被芯 片外 界访 问到 ， IP 的可测试 特 性发 生 变化 ， 失去 了原本 的可控制性和可观察性。如何通过 SOC 芯 片的 1 0 端 口访 问到各 IP 是 一个必须解 决 的问 题 。因此 ， 需要新 的测试体系结构及测试方法来解决 SOC 芯 片可测 试性 问题 本 文 着 重 讨 论 涉 及 用 于 SOC 测 试 方 面 的 IEEE P 1500。第二部分是关于 IEEE P1500 背景和 内容介 绍 ；第三部分 主要是 IEEE P1500 在 SOC 测试领域应 用 的优点和不足 ；最后 ，作为全文的总结 ，对 IEEE P1500 的前景和如何进一步完善提出 自己的观点 何 仑 ： 硕 士研 究 生 电话 ： 010-62132436 ， 62192616 (T ／ F ) l‘ 现场总线技术应用200例 { (上 海大 学)何He ， Lun Y a ng ， S o nghua 仑杨 松华 2 Ⅱ E E P1500 介绍 针对 SOC 测试所面临的挑战． IEEE 及 VSIA 等国 际组 织为 SOC 测试标 准的制定做 出不懈努 力 。在 1999 年 5 月 ， IEEE P1500 工作组 提 出了 IEEEP1500 标准 ：内核 测试 标准 ( the standard for embedded core test， SECT) 。这 是一个针对 SOC 的 IP 测试 的标 准 。它 主要侧重于嵌入式核测试需求的两方面规定 ： ( 1) 一 个 (围绕核 ) 的测试外壳 (Wrapper) ； (2)片上测试访问 机制用 来连接测试 外壳 和测试 图形发 生器 。下面分 别 对这两方面内容进行讨论 。 (a)~lJ试外壳输入单元 (b)~lJ试外壳输出单元 图 1 Wrapper结构输入／ 输出单元结构 2． 1 IEEE P1 500 测试外壳 ( Wrapper) P 1500 工作组提 出了一种类似于 IEEE1149． 1 结 构 的模块 级边 界扫描结构 Wrapper 如图 IEEE P1500 的 Wrapper结构(略可向作者索取)。 它给出的是一种 带有 全扫 描 的核 ( 它含有 两 条平行 的扫描链 ) 。实 际 上 ， 该核具有边界扫描性的环绕寄存器。可以通过 串 行数据输入 (STPi )、 串行数据输 出(SPO) ， 或者通过并 行数 据输 入 ( MTPi[0： 2]) 、 并行 数 据输 出( MTP0[0： 21) 访 问。 这些寄存器通过 STPi 和 SPO 和 MTPi[0： 2]和 MTPO 【 0： 2】 来选择功能数据输入 (a(0： 4】 )、 功能数据输出(qf0： 2】 ) ， 或者测试数据。图 1 包含了一种可能的环绕寄存 中国 自控 网 ： http： ／ ／ www ． autoco ntro 1 ． GO 田自 控罔 邮局 订 阅号：82． 946 120 元 ／ 年 一53 — 维普资讯 http://www.cqvip.com