188宝金博页面版

  • 图案背景
  • 纯色背景
视图
标记
批注
批注本地保存成功，开通会员云端永久保存 去开通
1259939949

上传于：2010-12-11

粉丝量：28

该文档贡献者很忙，什么也没留下。


  • 相关
  • 目录
  • 笔记
  • 书签

188宝金博页面版:更多相关文档

  • USB20控制器CY7C68013的的 ATA接口设计实现

    星级： 4 页

  • USB20接口传输的FPGA控制与实现

    星级： 4 页

  • usb20接口传输的fpga控制与实现

    星级： 5 页

  • USB20接口传输的FPGA控制与实现

    星级： 3 页

  • 浅谈 USB20 控制器 CY7C68013

    星级： 7 页

  • 基于USB20的FPGA配置接口及实验开发评估板设计与实现

    星级： 83 页

  • 基于USB20的FPGA配置接口及实验开发评估板设计与实现

    星级： 81 页

  • 基于USB20的FPGA配置接口及实验开发评估板设计与实现

    星级： 81 页

  • 基于usb20的fpga配置接口及实验开发评估板设计与实现

    星级： 83 页

  • 基于FPGA的PCI目标接口控制器的设计与实现

    星级： 5 页

  • 基于FPGA的PCI接口控制器的设计与实现

    星级： 4 页

  • 基于FPGA的PCI目标接口控制器的设计与实现

    星级： 4 页

  • 基于fpga的pci接口控制器的设计与实现

    星级： 6 页

  • 基于FPGA的PCI接口控制器的设计与实现

    星级： 3 页

  • 基于FPGA的PCI接口控制器的设计与实现

    星级： 5 页

暂无目录

点击鼠标右键菜单,创建目录

    暂无笔记

    选择文本，点击鼠标右键菜单，添加笔记

    暂无书签

    在左侧文档中，点击鼠标右键，添加书签

    188宝金博页面版: usb20控制器cy7c68013与fpga接口的verilog+hdl实现

    下载积分： 1000

    内容提示： 第33卷第7期2007年7月电子工霹师ELECTRO N I C EN G I N EERV01．33 N o．7J ul ．2007U SB2．0控制器CY7C68013与FPG A接口的Veri l og H D L实现谭安菊，龚彬( 中国工程物理研究院电子工程研究所，四川省绵阳市621900)摘要：U SB( 通用串行总线) 控制器CY7C68013因其数据传输速率快和多样的接口方式为ATA、FPGA( 现场可编程门阵列) 和DsP( 数字信号处理器) 等提供了简单和无缝连接接口而得到广泛使用，介绍了此控制器与FPG A接口的控制和H DL( 硬件描述语言) 实现方法。利用CY7C68013控制器的sl aveFIFO 从机方式，用Veri l og H DL在FPG A中产生相应的控制信号，实现对...

    文档格式：PDF | 页数：6 | 浏览次数：202 | 上传日期：2010-12-11 02:17:21 | 文档星级：
    第33卷第7期2007年7月电子工霹师ELECTRO N I C EN G I N EERV01．33 N o．7J ul ．2007U SB2．0控制器CY7C68013与FPG A接口的Veri l og H D L实现谭安菊，龚彬( 中国工程物理研究院电子工程研究所，四川省绵阳市621900)摘要：U SB( 通用串行总线) 控制器CY7C68013因其数据传输速率快和多样的接口方式为ATA、FPGA( 现场可编程门阵列) 和DsP( 数字信号处理器) 等提供了简单和无缝连接接口而得到广泛使用，介绍了此控制器与FPG A接口的控制和H DL( 硬件描述语言) 实现方法。利用CY7C68013控制器的sl aveFIFO 从机方式，用Veri l og H DL在FPG A中产生相应的控制信号，实现对数据的快速读写。试验结果表明此方案传输速度快、数据准确，可扩展到其他需要通过U SB进行快速数据传输的系统中。关键词：UsB；CY7C68013芯片；接口；FPGA；Veri l ogH D L中图分类号：TP334．7O 引言uSB( 通用串行总线) 是英特尔、微软、IBM 、康柏等公司1994年联合制定的一种通用串行总线规范，它解决了与网络通信问题，而且端口扩展性能好、容易使用。最新的uSB2．0支持3种速率：低速1．5 M bi L／s，全速12 M b∥ s，高速480 M bi ∥ s。这3种速率可以满足目前大部分外设接口的需要。本文介绍了目前使用较多的uSB2．O 控制器CY7C68013芯片与FPG A( 现场可编程门阵列) 芯片接口的Veri l og H DL( 硬件描述语言) 实现。本系统可扩展，完全可用于其他高速数据采集系统中。1系统构成本系统主要是由FPG A和U SB2．0控制器cY7c68013组成，系统框图及其信号连接关系如图1所示。可以根据实际系统的需要，用FPG A实现预定功能，如数据采集卡、控制硬盘读写等。RD di skW Rdi skPAOPAlCO n out2PA3FIFO ADR【1：O 】SLW RFLAG BC1kFIFO ADR[ 1：0】SLW RResetFul lSLO ESLO ESLRDEm ptySLCSSLRDFLAG CSLCSFD【15：0】／1～卜r’FD【15：O 】图1系统连接框图收稿日期：2006—12旬7；修回日期：2007旬3J M 。 万方数据· 52·1．1控制器CY7C68013cypress公司的Ez—usBFx 2是第一个包含usB2．0的集成微控制器，它内部集成了1个增强型的8051、1个智能usB串行接口引擎、1个usB数据收发器、3个8位I／O 口、16位地址线、8．5 kBRAM 和4 kBFIFO 等。增强性8051内核完全与标准8051兼容，而性能可达到标准8051的3倍以上。其框图如图2所示。图2128脚Fx2框图1．1．1CY7C68013结构特点Ez—usB Fx2提供了一种独持架构，使usB接口和应用环境直接共享FIFO ，而微控制器可不参与数据传输，但允许以FIFO 或RAM 的方式访问这些共享FIFO ，这种被称之为“ 量子FIFO ” 的处理架构，较好地解决了U SB高速模式的带宽问题。Fx2芯片在数据传输时主要利用了4 kB的FIFO ，分为7个端点：EPO IN & O uT、EPl IN 、EPl O uT、EP2、EP4、EP6和EP8。其中EP0、EPl IN 和EPl O U T是3个64 B的缓存，只能被固件访问，EP0是一个默认的数据输入输出端口缓存；EPl IN 和EPl O U T是单独的64 B缓存，可以配置这些端点为块传输、中断传输或同步传输；端点2、4、6、8是大容量高带宽的数据

    阅读了该文档的用户还阅读了这些文档

    188宝金博页面版:关于我们

    188宝金博页面版:帮助中心

    188宝金博页面版:关注我们

    • 新浪微博

    关注188宝金博页面版公众号

    188宝金博页面版
    阅读
    APP
    阅读
    返回
    顶部
    188宝金博页面版官网登录在线平台入口（2026已更新）—江苏协昌电子科技股份有限公司