188宝金博页面版

  • 图案背景
  • 纯色背景
视图
标记
批注
批注本地保存成功，开通会员云端永久保存 去开通
宁夏

上传于：2012-04-25

粉丝量：33

该文档贡献者很忙，什么也没留下。


  • 相关
  • 目录
  • 笔记
  • 书签

188宝金博页面版:更多相关文档

  • usb2_0控制器cy7c68013的接口设计实现_林愿

    星级： 4 页

  • USB2_0接口传输的FPGA控制与实现

    星级： 4 页

  • USB2_0接口设计与实现

    星级： 3 页

  • USB2_0总线接口的设计与传实现

    星级： 78 页

  • USB2_0接口控制芯片的固件设计与实现山

    星级： 89 页

  • 基于USB2_0的FPGA配置接口及实验开发评估板设计与实现片

    星级： 82 页

  • 基于FPGA的PCI目标接口控制器的设计与实现

    星级： 5 页

  • 基于FPGA的PCI接口控制器的设计与实现

    星级： 4 页

  • 基于FPGA的PCI目标接口控制器的设计与实现

    星级： 4 页

  • 基于FPGA的PCI接口控制器的设计与实现

    星级： 5 页

  • 基于FPGA的PCI目标接口控制器的设计与实现

    星级： 4 页

  • 基于fpga的pci接口控制器的设计与实现

    星级： 6 页

  • 基于FPGA的PCI接口控制器的设计与实现

    星级： 3 页

  • [精品]基于FPGA的PCI目标接口控制器的设计与实现

    星级： 5 页

  • 基于FPGA的PCI目标接口控制器的设计与实现

    星级： 5 页

暂无目录

点击鼠标右键菜单,创建目录

    暂无笔记

    选择文本，点击鼠标右键菜单，添加笔记

    暂无书签

    在左侧文档中，点击鼠标右键，添加书签

    188宝金博页面版: USB2_0控制器CY7C68013与FPGA接口的VerilogHDL实现

    下载积分： 900

    内容提示： USB2. 0控制器 CY7C68013与 FPGA接口的 Ver ilog HDL实现谭安菊 ,龚 　 彬(中国工程物理研究院电子工程研究所 ,四川省绵阳市 621900)摘 　 要 :US B (通用串行总线 )控制器 CY7C68013因其数据传输速率快和多样的接口方式为 ATA、FPG A (现场可编程门阵列 )和 DSP(数字信号处理器 )等提供了简单和无缝连接接口而得到广泛使用 ,介绍了此控制器与 FPG A接口的控制和 HDL (硬件描述语言 )实现方法。利用 CY7C68013控制器的Slave FIFO从机方式 ,用 Verilog HDL在 FPG A中产生相应的控制信号 ,实现对数据的快速读写。试验结果表明此方案传输速度快、 数据准...

    文档格式：PDF | 页数：4 | 浏览次数：23 | 上传日期：2012-04-25 02:41:47 | 文档星级：
    USB2. 0控制器 CY7C68013与 FPGA接口的 Ver ilog HDL实现谭安菊 ,龚 　 彬(中国工程物理研究院电子工程研究所 ,四川省绵阳市 621900)摘 　 要 :US B (通用串行总线 )控制器 CY7C68013因其数据传输速率快和多样的接口方式为 ATA、FPG A (现场可编程门阵列 )和 DSP(数字信号处理器 )等提供了简单和无缝连接接口而得到广泛使用 ,介绍了此控制器与 FPG A接口的控制和 HDL (硬件描述语言 )实现方法。利用 CY7C68013控制器的Slave FIFO从机方式 ,用 Verilog HDL在 FPG A中产生相应的控制信号 ,实现对数据的快速读写。试验结果表明此方案传输速度快、 数据准确 ,可扩展到其他需要通过 US B进行快速数据传输的系统中。关键词:US B; CY7C68013芯片 ;接口 ; FPG A;Verilog HDL中图分类号 : TP334. 7收稿日期: 20062 122 07; 修回日期 : 20072 032 04。0　 引 　 言US B (通用串行总线 )是英特尔、 微软、I BM、 康柏等公司 1994年联合制定的一种通用串行总线规范 ,它解决了与网络通信问题 ,而且端口扩展性能好、 容易使用。最新的 US B2. 0支持 3种速率 :低速 1. 5 Mbit/s,全速 12Mbit/s,高速 480 Mbit/s 。这 3种速率可以满足目前大部分外设接口的需要。本文介绍了目前使用较多的 US B2. 0控制器CY7C68013芯片与 FPG A (现场可编程门阵列 )芯片接口的 Verilog HDL (硬件描述语言 )实现。本系统可扩展 ,完全可用于其他高速数据采集系统中。1　 系统构成本系 统 主 要 是 由 FPG A 和 US B2. 0 控 制 器CY7C68013组成 ,系统框图及其信号连接关系如图 1所示。可以根据实际系统的需要 ,用 FPG A 实现预定功能 ,如数据采集卡、 控制硬盘读写等。图 1　 系统连接框图　1. 1　 控制器 CY7C68013Cypress公 司 的 EZ 2US B FX 2是 第 一 个 包 含US B2. 0的集成微控制器 ,它内部集成了 1个增强型的8051、 1个智能 US B串行接口引擎、 1个 US B数据收发器、 3个 8位 I/O口、 16位地址线、 8. 5 kB RAM和 4 kBFIFO等。增强性 8051内核完全与标准 8051兼容 ,而性能可达到标准 8051的 3倍以上。其框图如图 2所示。图 2　128脚 FX2框图　1. 1. 1　CY7C68013结构特点EZ2 US B FX2提供了一种独持架构 ,使 US B接口和应用环境直接共享 FIFO,而微控制器可不参与数据传输 ,但允许以 FIFO或 RAM 的方式访问这些共享FIFO,这种被称之为“ 量子 FIFO” 的处理架构 ,较好地解决了 US B高速模式的带宽问题。FX2芯片在数据传输时主要利用了 4 kB 的FIFO,分为 7个端点 : EP0I N&OUT、 EP1I N、 EP1OUT、EP2、 EP4、 EP6和 EP8。其中 EP0、 EP1I N 和 EP1OUT是 3个 64 B的缓存 ,只能被固件访问 , EP0是一个默认的数据输入输出端口缓存; EP1I N和 EP1OUT是单独的 64 B缓存 ,可以配置这些端点为块传输、 中断传输或同步传输 ;端点 2、 4、 6、 8 是大容量高带宽的数据?25?第 33卷第 7期2007年 7月　　　　　　　　　　　　　　电 子 工 程 师　ELECTRON IC ENGI NEER　　　　　　　　　 　　　　　　　Vol. 33 No . 7Jul. 2007

    阅读了该文档的用户还阅读了这些文档

    188宝金博页面版:关于我们

    188宝金博页面版:帮助中心

    188宝金博页面版:关注我们

    • 新浪微博

    关注188宝金博页面版公众号

    188宝金博页面版
    阅读
    APP
    阅读
    返回
    顶部
    188宝金博页面版官网登录在线平台入口（2026已更新）—江苏协昌电子科技股份有限公司